Modelisation et optimisation des algorithmes de cache

Lors du développement de systèmes à microprocesseur, les performances de tous les composants du dispositif conçu sont d'une grande importance. L'un de ces systèmes est la RAM. Pour accélérer l'accès aux régions de la mémoire fréquemment utilisées, on a recours à la mise en cache, qui consiste à stocker les données dans une mémoire supplémentaire moins capacitive, plus rapide et plus coûteuse. La vitesse globale de calcul dépend des algorithmes et des paramètres qui déterminent le fonctionnement du cache. En outre, les systèmes informatiques modernes comportent plusieurs dispositifs de calcul fonctionnant simultanément et produisant des accès à la mémoire indépendamment les uns des autres. Pour vérifier que les systèmes de cache conçus sont corrects et que leurs paramètres répondent aux caractéristiques prévues sans incarner le système conçu dans le matériel réel, on utilise l'émulation de matériel logiciel. L'objectif de cet article est de concevoir et d'implémenter un système de cache pour un système multiprocesseur Intel(R) Platform Simulator(R). La principale exigence du système conçu était la possibilité de modifier certaines de ses parties indépendamment les unes des autres.